阻抗板是否高可靠华秋有话说

  传输过程更容易出现反射、串扰等信号完整性问题，且频率越高、传输速率越快，信号损耗越严重，怎么来降低信号在传输过程中的损耗、保证信号完整性是高频高速

  在高速PCB设计中，阻抗匹配显得很重要，为减少在高速信号传输过程中的反射现象，必须在信号源、接收端以及传输线上保持阻抗的匹配。

  一般而言，单端信号线的阻抗取决于它的线宽以及与参考平面之间的相对位置。特性阻抗要求的差分对间的线宽/线距则取决于选择的PCB叠层结构。

  由于最小线宽和最小线距是取决于PCB类型以及成本要求，受此限制，选择的PCB叠层结构必须能实现板上的所有阻抗需求，包括内层和外层、单端和差分线等。对于PCB工厂而言，有阻抗线的板我们俗称为阻抗板。

  在高速PCB的设计中，有经验的工程师，对PCB材料及工艺制程有一定的了解，知道影响阻抗的相关参数，会提前通过阻抗软件，如Si9000或，选择相应的阻抗模型进行阻抗计，从而得出PCB的阻抗匹配。但是真正要做到预计的特性阻抗或实际控制在预计的特性阻抗值的范围内（常规是±10%以内），只有通过PCB生产加工过程的管理与控制才能达到。

  介质厚度（ h ）：增加介质厚度可以提高阻抗，降低介质厚度可以减小阻抗；对多层板而言，介质厚度取决于PP片及芯板的厚度。

  线宽（ w ）：阻抗与线宽成反比，线宽越大，阻抗越小。一般而言，阻抗线在生产过程中线%

  铜厚（ t ）：减小线厚可增大阻抗，增大线厚可减小阻抗，线的完成铜厚，跟选用的基材铜箔及电镀过程有关。

  介电常数（ Er ）：不同的板材，介电常数会有区别。增加介电常数，可减小阻抗，减小介电常数可增大阻抗。

  阻焊厚度（ c ）：印上阻焊会使外层阻抗减少。正常情况下印刷一遍阻焊可使单端下降2欧姆，可使差分下降8欧姆，印刷2遍下降值为一遍时的2倍，当印刷3次以上时，阻抗值不再变化。

  从以上因素可以看出，受限于的外观、线路导通、信号稳定性及散热性能等影响，一般而言，工程师设计出的PCB，层数、板厚、铜厚、尺寸相对是固定的，从而可看出生产出的PCB阻抗要与设计的阻抗匹配，并控制公差在±10以内，可调整的参数主要是线宽、芯板铜箔厚度、PP片介电常数、及叠层结构。

  对于PCB板厂，一般会跟2-3家材料品牌厂家合作，选择几种类型的PP，及芯板铜箔做为PCB的原材料，根据工厂的制程能力、生产工艺来做叠层设计，并匹配相应阻抗。通常而言，不同的叠层结构，可做多种阻抗匹配，最终选用哪种阻抗匹配，取决于PCB布线是否合理、信号之间干扰大小等等，也受限于最终的PCB成本，线宽过小，埋盲孔等都会影响最终的成本。这里叠层设计有一些基本原则：

  ，作为一款免费的国产软件，它可以自动生成叠层图，也可以手动填写层数、板厚、铜厚，用叠层图的介质厚度匹配阻抗。便于工程师从更优化的PCB设计去获取更多的系统裕量，以抵抗加工误差，也可以生产成本。

  PCB设计好后，验证方案是否可行，产品是否可靠，最终还是要生产出来才知道，对于带有阻抗的PCB，华秋是怎么做的呢？通常有以下两种情况

  针对这种情况，工程设计一般会检查制程能力是否能满足，叠层设计是否可实现，如完全匹配则可按文件进行后续的步骤；如需要小范围调整，工程设计则会根据自有板材类型，PP类型，制程能力范围的线宽、及生产工艺来调整阻抗的设计，以满足客户的需求。

  一是华秋推荐的叠层结构，是经过10多年成熟的生产验证，板材性能、生产工艺、过程控制，这都是经得起考验的，从而保证了产品的高可靠。据了解90%的客户都会选择华秋推荐的叠层结构，产品也获得了广大客户的认可。

  二是采用华秋推荐的叠层结构，能最大化利用板材，提供板材利用率，从而降低生产成本，也可保证产品质量的一致性。了解过华秋的朋友都知道，华秋PCB以打样和中小批量为主，对于这种柔性化生产的PCB板厂，一般会选用拼板方式将多种PCB合拼在一起，显而易见板材利用率提高了，对客户而言就是降低了成本；另一方面，合拼的PCB板，如采用相对一致的叠层结构，在压合工序可提高产品质量。

  下图是华秋推荐叠层结构其中之一，更多的叠层设计可参考华秋DFM阻抗计算，也可参考华秋PCB官网推荐叠层。

  体系端：完善的体系证书，ISO9001、ISO14001、RoHS、IATF16949、UL、CQC、RE

  声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

  ，为什么是10%？为什么不能进一步的把常规控制能力推到8%，甚至5%呢？ 从设计上，在《

  控制为什么只能是10%？ /

  0元体验，每月两次。没有对比不知道差别，欢迎大家收到板子后，和原来的供应商比一比，切切片，找找不同。我们一直以“

  从更优化的PCB设计去获取更多的系统裕量，以抵抗加工误差，也可以生产成本。

  从更优化的PCB设计去获取更多的系统裕量，以抵抗加工误差，也可以生产成本。

  平板及ARM PC等场景，令现场的的参展人员频频驻足观看。 【RK3588Demo

  平板及ARM PC等场景，令现场的的参展人员频频驻足观看。 【RK3588Demo

  ，为什么是10%？为什么不能进一步的把常规控制能力推到8%，甚至5%呢？ 从设计上，在《

  ，为什么是10%？为什么不能进一步的把常规控制能力推到8%，甚至5%呢？ 从设计上，在《

  匹配显得特别的重要，为减少在高速信号传输过程中的反射现象，必须在信号源、接收端以及传输线上保持

  匹配显得尤为重要，为减少在高速信号传输过程中的反射现象，必须在信号源、接收端以及传输线上保持

  ，为什么是10%？为什么不能进一步的把常规控制能力推到8%，甚至5%呢？ 从设计上，在《

  控制为什么只能是10%？ /

  ，为什么是10%？为什么不能进一步的把常规控制能力推到8%，甚至5%呢？ 从设计上，在《

  支持140亿参数AI模型，229TOPS！英特尔重磅发布第一代车载独立显卡

  e2studio开发磁力计LIS2MDL(1)----轮询获取磁力计数据

  FabEdge基于Kubernetes和KubeEdge的边缘安全网络

  STM32进行DMA数据转运，为什么只有A组最后一位数据被转运到B组去？

  【核桃派ZeroW开发板体验连载】小小气象站 03 aht10、bmp280测试

  国产芯上运行TinyMaxi轻量级的神经网络推理库-米尔基于芯驰D9国产商显板